来源：半导体产业纵横

三星电子今天宣布，已开始初步生产采用全环栅极 (GAA) 晶体管架构的3nm工艺节点。

三星将首次使用多桥通道 FET (MBCFET ™ ) GAA 技术，这一技术突破了 FinFET 的性能限制，通过降低电源电压水平来提高功率效率，同时通过增加驱动电流能力来提高性能。

三星计划将纳米片晶体管与半导体芯片的首先应用于高性能、低功耗计算应用领域，并计划在之后扩展到移动处理器。

三星电子总裁兼代工业务负责人 Siyoung Choi 博士表示，三星已经迅速的发展同时三星在持续展示将下一代技术应用于制造业的领先能力，例如代工行业的第一个高 K 金属栅极、FinFET 以及 EUV。在MBCFET技术的帮助下，三星获得了在3nm工艺的领先地位。

三星将继续在有竞争力的技术开发中积极创新，并建立有助于加快实现技术成熟的流程。

性能提升23%功耗降低45%

三星的专有技术使用具有更宽通道的纳米片，与使用具有更窄通道的纳米线的 GAA 技术相比，它具有更高的性能和更高的能效。利用 3nm GAA 技术，三星将能够调整纳米片的通道宽度，以优化功耗和性能，以满足各种客户的需求。

此外，GAA 的设计灵活性对于设计技术协同优化DTCO非常有利，这有助于提高功耗、性能、面积 (PPA) 优势。与5nm工艺相比，第一代3nm工艺相比5nm可以降低高达45%的功耗，提升23%的性能，减少16%的面积，而第二代3nm工艺是为了降低功耗高达到 50%，性能提高 30%，面积减少 35%。

3nm三星真的赢了吗？

三星晶圆代工业务总裁暨负责人表示，三星正进入高速成长期，将持续在下一代的制造技术上，保持领先姿态。不过该公司目前仍拒绝透露客户名单。

据说高通已经对三星的 3nm GAA 节点进行了预订 。早先，高通因为三星代工的良率问题将订单转给了台积电。三星电子可能会向高通提供其尖端技术的个人试运行，如果后者满意，可能会看到未来 Snapdragon 芯片组的订单从台积电转移到三星。

值得注意的是，三星没有评论 3nm GAA 的良率。有外媒表示，三星的良率情况并没有改善，反而急剧下降。三星的4nm技术良率为35%，那么3nm技术良率可能仅在 10% 到 20% 之间。

在六月初的股东会上，台积电董事长刘德音强调，先进制程的进展都按照计划发展中，预计2022下半年将量产3nm制程，与三星不同的是，台积电将采较为成熟的FinFET工艺。

在 FinFET 中，器件的内部结构经过开发，使得栅极围绕沟道的三个侧面。与 FinFET 技术相反，在 GAAFET 中，栅极包围了整个通道，这就是这些晶体管得名的原因。GAAFET 中采用了纳米线或堆叠纳米片技术，这具有提高通道和通道宽度可扩展性的优势。

FinFET 和 GAAFET 都可以使用相同的工艺工具和制造方法进行批量生产。当芯片制造商转向新的全栅晶体管技术时，他们不必投资新工艺或制造设备。

目前台积电在晶圆代工上，仍居于主导地位。台积电目前仍占全球晶圆代工营收的一半以上，也是iPhone、iPad等产品处理器的独家供应商。彭博社指出，三星若想与台积电匹敌，3nm量产极为重要的一步。如果台积电3nm量产进度正常推进，那么下半年3nm的订单未必全被三星拿下。两者的竞争除了时间，还需要对比多方面的因素。

2nm之战结果未分

在3nm量产的竞争中，三星抢占了先机。那么三星能否在2nm制程的竞争，依旧保持领先呢？

对于2nm工艺，台积电表示也将会采用GAA技术，并将于2025年实现量产。台积电披露，N2相较于N3，在相同功耗下，速度快10~15%；相同速度下，功耗降低25~30%，

三星方面也计划在2025年量产2nm工艺。不过尚未公布具体的工艺指标。虽然三星也参与了IBM的2nm技术的研发，但三星量产的2nm技术跟IBM的2nm并不一样，因为IBM的2nm技术需要新的生产方法，三星的2nm技术但仍将保持GAA晶体管，跟3nm一样基于MBCFET（多桥沟道FET）技术。

除了技术的竞赛，台积电与三星也展开了EUV竞赛。上个月，三星电子副会长李在镕（Lee Jae-yong）以及执行长庆显桂（Kyung Kye-hyun）也造访了ASML位于荷兰的高层，讨论关于关键设备EUV的供应。台积电研发资深副总经理米玉杰（Y.J. Mii）透露，台积电将于2024年拥有ASML新一代High-NA EUV设备。